

Проект комиссии Президента
по модернизации и технологическому развитию экономики России
«Создание системы подготовки высококвалифицированных кадров
в области суперкомпьютерных технологий и
специализированного программного обеспечения»

УТВЕРЖДАЮ
Председатель экспертного совета
системы НОЦ СКТ, член-корр. РАН
В.В. Воеводин

" ____ " _____ 201__ г.

Программа дисциплины
«Программирование FPGA и их использование для
высокопроизводительных вычислений»

«010300 -- Фундаментальная информатика
и информационные технологии»

Разработчик: Румянцев Ю. А.

Рецензент: профессор Крюков В.А.

Москва

Учебно-методический план курса
«Программирование FPGA и их использование для
высокопроизводительных вычислений»

Румянцев Ю. А.

1. Аннотация курса

Данный курс является факультативным для студентов, аспирантов и сотрудников МГУ и является развитием курса «Проектирование на ПЛИС» (в составе образовательной программы «Новые технологии автоматизации эксперимента, обработки данных и компьютерного моделирования»), читаемого автором в течение 3х лет с 2008 по 2011 гг. на Физическом Факультете МГУ для студентов 2го года. Длительность курса 32 часа. При чтении лекций могут использоваться компьютерные презентации. Курс оканчивается зачетом, перед которым студенты сдают практические задания.

2. Место дисциплины в учебном плане

В результате изучения дисциплины студент должен:

знать принципы архитектуру и принципы функционирования современных ПЛИС (FPGA), их возможности, преимущества и недостатки для высокопроизводительных вычислений

уметь использовать современные FPGA для организации передачи данных и вычислительного процесса, разрабатывать проекты для FPGA в САПР

владеть языком программирования FPGA VHDL, программными средствами для создания, отладки и запуска вычислительных проектов на FPGA

3. Содержание дисциплины

Перечень разделов курса (в том числе перечень тем семинарских занятий, при наличии описание практикума, коллоквиума).

Данный курс является смешанным курсом: студенты как слушают лекции, так и посещают практические занятия, на которых работают за компьютерами с оборудованием (отладочные платы с FPGA).

В результате прослушивания лекций студенты получают в полном объеме знания, необходимые для создания простой вычислительной системы, начиная от базовых понятий алгебры логики и схемотехники до языка программирования VHDL и понятий, как создать синхронную конвейерную

аппаратную цифровую схему на базе FPGA для организации приема/передачи массивов данных и вычислительного процесса. Курс является первой ступенью обучения слушателей принципам работы с FPGA и предполагает программирование ПЛИС на «низком» уровне на языке VHDL.

Лекционная часть включает следующие темы:

- Тема 1. История развития интегральных схем. Применения FPGA сегодня.
- Тема 2. Схемотехника комбинационных устройств.
- Тема 3. Схемотехника последовательных устройств.
- Тема 4. Введение в VHDL.
- Тема 5. Описание комбинационных устройств на VHDL.
- Тема 6. Описание последовательных устройств на VHDL.
- Тема 7. Архитектура FPGA.
- Тема 8. Описание цифровых автоматов на VHDL.
- Тема 9. Передача данных между внешним устройством и FPGA – на примере интерфейса RS232.
- Тема 10. Работа со статической памятью и очередями FIFO.

Практическая часть курса:

- Задание 1. Реализация КИХ фильтра на FPGA.
- Задание 2. Реализация фильтра на изображение.

Практическая часть курса предполагает работу с отладочной платой Atlys с FPGA Spartan 6 (фирма Xilinx) на борту (<http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,400,836&Prod=ATLYS>). Плата считается современной базой платой для обучения работы с ПЛИС. Интерфейс RS232 выбран, как самый простой способ организовать прием/передачу данных из ПЛИС, чтобы сконцентрироваться на построении вычислительной схемы, а не интерфейса передачи данных. В качестве вычислительных схем будут рассмотрены примеры реализации КИХ фильтра и наложения фильтра на изображение.

4. Перечень разделов курса

Тема 1. . История развития интегральных схем. Применения FPGA сегодня.

История развития интегральных схем (от транзистора до ПЛИС). Классификация современных ИС по методу соединения элементов. Общая архитектура ПЛИС. Конфигурационная память и возможность реконфигурации. Обзор семейства ПЛИС фирмы Xilinx. Применение ПЛИС в современном мире.

Тема 2. Схемотехника комбинационных устройств.

Простейшие элементы булевой алгебры, ФАЛ. Базисные логические элементы. Схемотехнические особенности логических элементов. Трестабильные элементы. Комбинационные логические устройства: мультиплексоры, дешифраторы, компараторы.

Тема 3. Введение в VHDL.

Введение в VHDL. Синтаксис и параллельная семантика. Объекты и конструкции. Типы данных. Логические и арифметические операторы языка. Синтезируемое подмножество языка VHDL и конструкции для моделирования. Создание верификационных testbenches.

Тема 4. Описание комбинационных устройств на VHDL.

«Последовательные» и «параллельные» операторы. Комбинационные логические элементы и их описание на языке VHDL. Операторы выборочного и условного назначения сигналов. Оператор процесса. Запуск процесса и список чувствительности. Операторы IF и CASE. Правила кодирования комбинационных логических устройств на VHDL.

Тема 5. Схемотехника последовательных устройств.

Понятие триггера. Статическая и динамическая синхронизация. Сложные последовательные элементы: регистры, счетчики, сдвиговые регистры. Принцип построения синхронных схем.

Тема 6. Описание последовательных устройств на VHDL.

Описание последовательных элементов на VHDL. Триггеры, регистры, счетчики. Правила кодирования последовательных логических элементов на языке VHDL. Регистровый файл.

Тема 7. Архитектура FPGA.

Архитектура ПЛИС – углубленно. Фабрика логики. Структура конфигурационного логического блока и блоков ввода/вывода. Общие трассировочные ресурсы,

трассировочные ресурсы для сигналов синхронизации. Дополнительные аппаратные ресурсы кристалла ПЛИС: блочная память, умножители или DSP блоки, генераторы частоты, мультигигабитные последовательные передатчики (GTX), аппаратные ядра интерфейсов (DDR, PCI Express). Конфигурационная память и способы загрузки конфигурационных данных.

Тема 8. Описание цифровых автоматов на VHDL.

Теория цифровых конечных автоматов. Способы описания автоматов в графическом виде. Автоматы Мили и автоматы Мура. Описание автоматов на VHDL. Логика запоминания состояния, логика генерации следующего состояния и выходных сигналов.

Тема 9. Передача данных между внешним устройством и FPGA – на примере интерфейса RS232.

Теория передачи данных по интерфейсу RS232. Скорость передачи данных и baudrate. Создание схемы приема данных по RS232. Блок синхронизации. Блок приема.

Тема 10. Работа со статической памятью и очередями FIFO.

Принцип работы статической памяти, ее интерфейс. Блочная и распределенная память ПЛИС. Генерация IP блока памяти в программе Coregen. Принцип организации очереди FIFO на основе статической памяти. Интерфейс FIFO. Типы FIFO: Standard FIFO и First Word Fall Through FIFO. Генерация IP блока FIFO в программе Coregen.

5. Тематический план курса

Распределение часов курса по темам и видам работ представлено в таблице 1

Таблица 1

№ п/п	Наименование тем и разделов	Всего (часов)	Лекций (часов)
1	История развития интегральных схем. Применения FPGA сегодня.	1	1
2	Схемотехника комбинационных устройств.	2	2
3	Схемотехника последовательных устройств.	2	2
4	Введение в VHDL.	3	2
5	Описание комбинационных устройств на VHDL.	3	1
6	Описание последовательных устройств на VHDL.	4	1
7	Архитектура FPGA.	1	1
8	Описание цифровых автоматов на VHDL.	2	1
9	Передача данных между внешним устройством и FPGA – на примере интерфейса RS232.	3	1
10	Работа со статической памятью и очередями FIFO.	4	1

11	Реализация КИХ фильтра на FPGA.	4	0
12	Реализация фильтра на изображение.	5	0
	ИТОГО	32	12

6. Литература и Web-источники

1. Максфилд К. Проектирование на ПЛИС. Курс молодого бойца. Москва. Издательский дом «Додэка-XXI». 2007
2. Сергиенко А. М. VHDL для проектирования вычислительных устройств
3. Опадчий Ю.Ф., Глудкин О. Л., Гуров А. И., «Аналоговая и Цифровая Электроника», Москва, Горячая Линия - Телеком , 2000.
4. Pong P. Chu. RTL Hardware Design Using VHDL. Coding for Efficiency, Portability and Scalability
5. Pong P. Chu. «FPGA Prototyping By VHDL Examples», John Wiley & Sons, 2008.
6. <http://de.ifmo.ru/--books/electron/> - Цифровые и микропроцессорные устройства. Китаев Ю.В.